PAT-NO:

JP361292964A

DOCUMENT-IDENTIFIER: JP 61292964 A

TITLE:

MANUFACTURE OF SEMICONDUCTOR

DEVICE

PUBN-DATE:

December 23, 1986

INVENTOR-INFORMATION:

NAME

OSHIKA, KATSUSHI

MISHIMAGI, HIROMITSU

ASSIGNEE-INFORMATION:

NAME

COUNTRY

HITACHI LTD

N/A

APPL-NO:

JP60134001

APPL-DATE:

June 21, 1985

INT-CL (IPC): H01L029/80, H01L021/265, H01L021/324

US-CL-CURRENT: 117/102, 438/FOR.265

ABSTRACT:

PURPOSE: To inhibit dissociation through a high-temperature thermal

decomposition CVD method for a compound semiconductor while obtaining a

passivation film capable of relaxing thermal stress by a method wherein ions

are implanted, a plasma silicon oxynitride film is formed, ions are doped to

the silicon oxynitride film and the whole is annealed for activation.

CONSTITUTION: A plasma silicon oxynitride film 5 is shaped onto the whole

surfaces of the upper sections of a substrate 1 and an electrode 3. The

silicon oxynitride film 5 lowers the temperature of a process, and a plasma CVD

method is used for inhibiting the dissociation of As. P by phosphine

PH<SB>3</SB> is doped to the silicon oxynitride film 5. The P-doped silicon

oxynitride film 5 is employed as a passivation film for annealing a cap, and

the whole is annealed for activation. Source and drain electrodes 6 and 7 are

formed through a boring process for a contact and the processes of evaporation,

a lift-off, etc.

COPYRIGHT: (C)1986,JPO&Japio

⑩日本国特許庁(JP)

昭61-292964 ⑫ 公 開 特 許 公 報 (A)

@Int_Cl.4

識別記号

庁内整理番号

码公開 昭和61年(1986)12月23日

H 01 L 29/80 21/265 21/324 8122-5F 7738-5F 7738-5F

審査請求 未請求 発明の数 1 (全3頁)

の発明の名称 半導体装置の製造方法

> の特 頭 昭60-134001

頤 昭60(1985)6月21日 **22)H**

者 大 鹿 砂発 明

小平市上水本町1450番地 株式会社日立製作所デバイス開 克

発センタ内

宏光 79発 明 者 三島木

小平市上水本町1450番地 株式会社日立製作所デバイス開

発センタ内

株式会社日立製作所 の出願 人

東京都千代田区神田駿河台4丁目6番地

弁理士 小川 勝男 外1名 20代 理

発明の名称 半導体装置の製造方法

特許請求の範囲

1. 化合物半導体を用いたMESFETの半導体 領域形成のためのイオン打込みを行い、この半導 体領域の活性化アニールのためのパッシペーショ ン膜としてプラズマシリコンオキシナイトライド 膜を形成し、さらにこのブラズマシリコンオキシ ナイトライド膜の熱応力緩和のためのドーピング を行い、その後前配活性化アニールを行うことを 特徴とする半導体装置の製造方法。

発明の詳細な説明

[技術分野]

本発明は化合物半導体MES (Metal Semiconductor)FETの製造方法に関し、特にGaAs MESFETの活性化アニールの技術に関するも のである。

〔背景技術〕

化合物半導体MESFETの活性化アニールに おいて、GaAsからのAsの解離防止また重金製 **治染を防ぐためのパッシペーション膜を用いてい** る。このパッシペーション膜は、主として、SiOz およびSiaNaが用いられている。ところで、SiOa 誰は、GaAsMESFETにおいては、Gaに対 する外部拡散抑止力が小さく、従って、界面反応 が生じやすく良好な界面特性が得られないという 問題がある。またSi.N.膜は、Gaの外部拡散抑 止力が大きく活性化率も良好であり、パッシペー ション膜としてはSiOx 膜より優れていると考え られる。しかしながら、密療性の面でSiO。より 劣り、これは裏をかえせばダングリングポンドが 多く界面単位が多いと考えられる。

また。CVD法によるSi.N.膜は高温形成(700 ~900℃)であり、600℃以上でAsの解離 がはげしくなるという問題がある。そのため、低 温で行えるプラズマSi.N. 膜が用いられているが、 大きな圧縮応力がかかるという問題がある。

なお、GaAsデパイスのアニールについては、 例えば日経エレクトロニクス1982年11月8日 母、P118~P119に示されている。

(発明の目的)

本発明の目的は、化合物半導体、たとえばGaAs のAsの高温熱分解CVD法による解離を抑える とともに、熱応力を緩和できるパッシペーション 膜の製造技術を提供するものである。

本発明の前記ならびにそのほかの目的と新規な 特徴は、本明細書の記述および添付図面からあき らかになるであろう。

[発明の概要]

本題において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。

すなわち、低温で処理できるプラズマシリコンオキシナイトライド膜を形成し、このシリコンオキシナイトライド膜にたとえばGaAsの場合はP(リン)をドーピングし、その後活性化のためのアニールを行っている。プラズマCVD法による低温処理であるのでAsの解離も少なく、また、シリコンオキシナイトライド膜(SiOxNy)のx,y組成比を制御することによってGaの外部拡散

にあたっては、ソースおよびゲートの分離を確保 するために、たとえば、ゲート電価3のサイドウ ォールの形成技術等の技術を用いることができる。 このようにして形成されたMESFETの半導体 領域、ずなわち、Nチャネル層2およびソースと ドレインとなるN+型領域4の活性化ナニールを 行うにあたり、本実施例では以下の工程を経る。

第2図において、基板1および電極3の上部全面にプラズマシリコンオキシナイトライド(SiOxNy) 膜5を形成する。このシリコンオキシナイトライド膜5は、プロセス低温化を行いAsの解離を抑制するためにプラズマCVD法を用いている。たとえばSiH4+NO2+NH3系ガスを用いることができ、処理温度は約300~350℃である。また、シリコンオキシナイトライド(SiOxNy)膜5のx,y組成比はSiH4+NO2系ガスにあってはNO2/SiH4 流量比で制御できることが知られている。たとえば、1981年4月刊行のEvert. P. G. T. Vande Venによる。Solid State Tech. "にこの制御技術

量が制御できる。このため、適度なGa空孔を生成して高活性化率を達成するものでおる。さらにPドーピングによって応力を緩和しこれを零とすることも可能である。

〔寒施例〕

以下本発明の一実施例を第1図から 第3図を参照して説明する。

本実施例においては、化合物半導体としてGaAs が用いられている。第1図において符号1はGaAs 半絶縁性基板を示す。この基板1に対して所要の パターニングを行ったホトレジスト膜を用いて、 まずNチャネル層2を形成する。このNチャネル 層2はシリコンイオンの打込みで形成される。

さらにNチャネル層2を形成した後、高融点金属であるWSiあるいはTiW等のゲート電極材料を蒸着し、これを選択エッチングすることによってゲート電価3を形成する。

このゲート電板3をマスクとしてシリコンイオンの打込みを再び行ってオーミックコンタクト用のN⁺ 型領域4を形成する。N⁺ 型領域4の形成

が開示されている。このため、Gaの外部拡散量 を制御することによって、適度なGa空孔を生じ させて高活性化率を得ることが可能である。

さらに、前記シリコンオキシナイトライド膜5 はフォスフィンPH。によるPドーピングが行なわれている。このことは、プラズマSi。N。よりもその圧縮応力は小さいが、なおかなりの圧縮応力がプラズマシリコンオキシナイトライド膜5にかかるから、ドーピングしたPによって緩和するものである。最適化をはかることによって応力を零とすることも可能である。また、本実施例においては、ドーピングするPはV族であるため、GaAsのAsの空きを埋めて界面特性を向上させる可能性もある。

このあと、Pドーピングしたシリコンオキシナ イトライド膜 5 をキャップアニールのバッシペー ション膜として用い活性化アニールを行う。

さらに、第3図において、コンタクト用の孔あけ工程,蒸滯,リフトオフ等の工程を経て、ソースおよびドレイン電便6および1を形成する。こ

の電極金属は、たとえば、 GaAsとオーミックコンタクトなとるAuGe/Ni/Au 合金である。
[効果]

- (1) パッシペーション腹をブラズマCVD法による300~350℃の低温プロセスで形成している。このためAsの解離が少なく界面特性の安定化が計れるという効果が得られる。
- (2) パッシペーション膜としてのプラズマシリコンオキシナイトライド膜のェ・Y組成制御によるGaの外部拡散量を最適化できる。したがって、SiがGa空孔に入りドナーとして働き、活性化塞の向上に寄与するという効果が得られる。
- (3) バッシペーション膜に対しGaAsの場合はAs と同族のPをドーピングしているので、熱応力の 最適化を計れる。したがって、界面特性・活性化 率の向上がもたらせるという効果が得られる。

以上本発明者によってなされた発明を実施例に もとづき具体的に説明したが、本発明は上配実施 例に限定されるものではなく、その要旨を逸脱し ない範囲で種々変更可能であることはいうまでも ない。

〔利用分野〕

本発明は化合物半導体の活性化アニールに用いることができ、特にGaAa半導体装置に用いて好適である。

図面の簡単な説明

類1図から期3図は本発明による半導体接触の 製造方法をGaAsMESFETK適用した一実施 例の製造プロセスを示す業子断面図である。

1 … 半絶線性基板、2 … N チャネル層、3 … ゲート電極、4 … N ⁺ 型領域、5 … パッシペーション層、6 … ソース電極、7 … ゲート電極。

代理人 弁理士 小川 勝 男



